Perancangan dan Simulasi IC CMOS Inverter Schmitt Trigger

Ari Permana L., D. J. Djoko H. S., Wijono Wijono, M. Julius

Abstract


Penelitian ini untuk mendesain dan menganalisis rancangan IC CMOS Inverter Schmitt Trigger sehingga dihasilkan efisiensi kerja sistem berupa disipasi daya rendah dan propagation delay yang kecil sehingga kecepatan sistem meningkat. Teknologi yang digunakan dalam perancangan ini adalah teknologi 0.12 μm dengan tegangan supply V
DD 1.2 V dan tegangan input yang diberikan sebesar 1.2 V. Berdasarkan analisis perhitungan tegangan histerisis yang simetris tergantung pada rasio perbandingan transkonduktansi NMOS β1 (W/L =0.12 μm / 0.12 μm)dan β3 (W/L =0.22 μm / 0.12 μm) untuk rasio perbandingan transkonduktansi PMOS β5 (W/L =0.30 μm / 0.12) dan β6
Desain Schmitt Trigger berdasarkan hasil analisis perhitungan dan hasil analisis simulasi bahwa dengan teknologi 0.12 μm, propagation delay yang dihasilkan dengan beban kapasitor ≤ 5 pF,K(W/L =0.55 μm / 0.12 μm).
’N = 713 μA/V2 dan K’P = 288 uA/V2 sebesar 12,5 ns dimana ini adalah nilai propagasi delay yang memungkinkan digunakan untuk perancangan IC schmitt tigger inverter dengan teknologi 0,12 μm. Berdasarkan hasil analisis perhitungan, semakin besar beban kapasitor dan frekuensi yang digunakan maka semakin besar pula power disipation (PD) dan power disipation product (PDP) dimana pada analisis perhitungan dengan beban 5 pF bekerja pada frekuansi 15 mHz diperoleh disipasi daya 108 μW dan Power delay Product 1.35

Kata Kunci : Schmitt Trigger, Hysterisis, Propagation Delay, Power Disipation


Full Text:

PDF

Refbacks

  • There are currently no refbacks.