Simulasi Rancangan Gerbang Logika 3 Wide-3 Input AND-Or-Inverter Teknologi ECL

Authors

  • Lily M. Sikome Program Pasca Sarjana Teknik Elektro Universitas Brawijaya
  • Mochammad Rif’an Jurusan Teknik Elektro Fakultas Teknik Universitas Brawijaya
  • Onny Setyawati Jurusan Teknik Elektro Fakultas Teknik Universitas Brawijaya
  • Wijono Wijono Jurusan Teknik Elektro Fakultas Teknik Universitas Brawijaya

DOI:

https://doi.org/10.21776/jeeccis.v7i1.195

Abstract

Paper ini berisi simulasi rancangan rangkaian 3Wide - 3 Input AOI teknologi ECL. Melalui simulasi menggunakan PSPICE diperoleh nilai karakteristik tegangan, karakteristik arus, propagation delay time sebesar 11,672 ns dan disipasi daya sebesar 8,405 mW dengan beban 50 pF. Parameter tersebut dapat memenuhi kebutuhan akan IC digital dengan disipasi daya rendah dan memiliki waktu propagasi lebih cepat dibandingkan IC serupa dari keluarga CMOS.Kata Kunci—emitter coupled logic, And-Or-Inverter.

Downloads

How to Cite

[1]
L. M. Sikome, M. Rif’an, O. Setyawati, and W. Wijono, “Simulasi Rancangan Gerbang Logika 3 Wide-3 Input AND-Or-Inverter Teknologi ECL”, jeeccis, vol. 7, no. 1, pp. pp.7–14, Jul. 2013.

Issue

Vol. 7 No. 1 (2013)

Section

Articles